



[12] 发明专利申请公开说明书

[21] 申请号 02154871.4

[43] 公开日 2003 年 6 月 18 日

[11] 公开号 CN 1424776A

[22] 申请日 2002.12.4 [21] 申请号 02154871.4

[30] 优先权

[32] 2001.12.7 [33] JP [31] 374240/2001

[71] 申请人 夏普公司

地址 日本大阪府

[72] 发明人 山本健作 小出典克

[74] 专利代理机构 北京市柳沈律师事务所


代理人 马高平 杨 梧

权利要求书 3 页 说明书 11 页 附图 13 页

[54] 发明名称 以氮化物为基础的半导体发光器件
及其制造方法

[57] 摘要

一种以氮化物为基础的半导体发光器件包括：
具有第一和第二个主要表面的一个导电的半导体基片；在第一个主要表面上形成的高电阻率或绝缘的中间层；在中间层上形成的多个 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x + y + z = 1$) 的氮化物半导体层；所述多个氮化物半导体层包括依次堆积在所述中间层上的至少一个第一种导电型的层，一个发光层和至少一个第二种导电型的层；穿过中间层或围绕中间层迂回的，用以将和中间层接触的第一种导电型的层与导电基片连接的金属薄膜；在第二种导电型层上形成的第一个电极；和在第二个主要表面上形成的第二个电极。利用金属薄膜可避免在中间层中的电压降，使工作电压降低。



ISSN 1008-4274

1. 一种以氮化物为基础的半导体发光器件，它包括：
具有第一和第二个主要表面的一个导电的半导体基片；
5 在所述基片的第一个主要表面上形成的高电阻率或绝缘的中间层；
在所述中间层上形成的多个 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 的氮化物半导体层；所述多个氮化物半导体层包括依次堆积在所述中间层上的至少一个第一种导电型的层，一个发光层和至少一个第二种导电型的层；
- 10 穿过所述中间层或围绕所述中间层迂回的，用以将和所述中间层接触的所述第一种导电型的层与所述导电基片连接的金属薄膜；
在所述第二种导电型层上形成的第一个电极；和
在所述基片的第二个主要表面上形成的第二个电极；
其中，利用所述金属薄膜避免在所述中间层中的电压降，以降低工作电
15 压。
2. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
将 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 用于制造所述中间层。
3. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
20 所述中间层的厚度至少为 10 纳米。
4. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
所述金属薄膜与所述导电基片为电阻性接触，并且，所述第一种导电型层与
所述中间层接触。
5. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
25 所述金属薄膜的熔点高于 900°C 。
6. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
从由 Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf, Ta 和 W 组成的组中选择的至少
一种金属用于制造所述金属薄膜。
7. 如权利要求 1 所述的以氮化物为基础的半导体发光器件，其特征为，
30 它还包括一个介电薄膜，用于防止所述金属薄膜与所述发光层和所述第二种
导电型层接触。

8. 如权利要求7所述的以氮化物为基础的半导体发光器件,其特征为, 将从由 SiO_2 , Si_3N_4 , Sc_2O_3 , Zr_2O_3 , Y_2O_3 , Gd_2O_3 , La_2O_3 , Ta_2O_5 , ZrO_2 , LaAlO_3 , ZrTiO_4 和 HfO_2 组成的组中选择的至少一种材料用于制造所述介电薄膜。

9. 如权利要求1所述的以氮化物为基础的半导体发光器件,其特征为,
5 所述金属薄膜制成条状图形,并且,所述金属薄膜条的排列间隔在1~500微米范围内。

10. 如权利要求9所述的以氮化物为基础的半导体发光器件,其特征为, 所述金属薄膜条沿着一个方向或沿着至少二个不同方向形成。

11. 如权利要求1所述的以氮化物为基础的半导体发光器件,其特征为,
10 所述发光层在宽度至少为1微米的、作在所述基片上的一个分隔条所分隔的区域上形成。

12. 如权利要求11所述的以氮化物为基础的半导体发光器件,其特征为, 利用介电薄膜作为所述分隔条。

13. 如权利要求12所述的以氮化物为基础的半导体发光器件,其特征
15 为,将从由 SiO_2 、 Si_3N_4 , Sc_2O_3 , Zr_2O_3 , Y_2O_3 , Gd_2O_3 , La_2O_3 , Ta_2O_5 , ZrO_2 , LaAlO_3 , ZrTiO_4 和 HfO_2 组成的组中选择的至少一种材料用于制造所述介电薄膜。

14. 如权利要求11所述的以氮化物为基础的半导体发光器件,其特征为, 将从由 Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf、Ta 和 W 组成的组中选择至少一种金属用于制造所述分隔条。

15. 如权利要求1所述的以氮化物为基础的半导体发光器件,其特征为,
20 使用含有掺杂剂的 Si, ZnO 或 GaP 制造所述导电的半导体基片。

16. 一种制造如权利要求1所述的以氮化物为基础的半导体发光器件的方法,该方法包括下列步骤:

25 在薄膜沉积系统中,在所述导电的半导体基片上形成至少所述的中间层;

在暂时地取出所述至少中间层作在所述基片上的晶片,放至大气中以后,形成穿过所述中间层的一个开口部分;

在所述开口部分中形成所述的金属薄膜;和

30 在将所述晶片放回所述薄膜沉积系统中以后,形成所述多个氮化物半导体层。

17. 一种制造如权利要求1所述的以氮化物为基础的半导体发光器件的

方法，该方法包括下列步骤：

在所述基片上形成所述分隔条；

形成所述的中间层；

形成所述的多个氮化物半导体层；

5 除去所述分隔条；

形成用于防止所述发光层和所述第二种导电型层与所述金属薄膜接触的绝缘薄膜；和

形成通过所述中间层的侧表面、将所述第一种导电型层与所述导电基片连接的所述金属薄膜。

10 18. 一种制造如权利要求1所述的以氮化物为基础的半导体发光器件的方法，该方法包括下列步骤：

利用所述的中间层作为腐蚀停止层，通过第一次腐蚀除去所述导电基片的一个部分；

15 通过第二次腐蚀，除去经所述第一次腐蚀露出的所述中间层的一个部分；和

形成通过经所述的第二次腐蚀部分地除去的所述中间层的区域，使所述第一种导电型层与所述导电基片连接的所述金属薄膜。

以氮化物为基础的半导体
发光器件及其制造方法

5

技术领域

本发明涉及使用 III-V 族化合物的以氮化物为基础的半导体的发光器件，更具体地说，涉及电流导入电极设在导电基片的两个主要表面上的、以氮化物为基础的半导体发光器件的改进。

10

背景技术

在通常的以氮化镓为基础的半导体发光器件中，使用绝缘的基片，例如兰宝石基片。利用这种绝缘基片，不可能通过绝缘基片将电流导入发光层。这样，一般，p 型和 n 型半导体的电极都作在堆积着半导体层的基片的同一个主要表面上。在这种情况下，必需保证一个区域，用于在基片的一个侧面
15 上形成两个电极。与每一个电极作在基片的相应的一个主要表面侧上的情况比较，基片每单位面积上形成的发光器件数目较少。另外，兰宝石基片昂贵，并且坚硬，因此，可加工性差。在这种情况下，研究了在导电的 Si 基片上来形成以氮化镓为基础的半导体发光器件。

20 然而，虽然 Si 基片可以导电，但与导电的 Si 基片和 n 型的 GaN 层比较，作为供以氮化镓为基础的半导体层的外延生长用的中间层(缓冲层)的 AlN, AlGaIn 等的电阻率高，并且接近绝缘体。因此，在 p 型和 n 型的电极设在 Si 基片的前端侧面和后端侧面上的情况下，中间层会造成大的电压降，并且发光器件的工作电压增加。

25 图 13 为在日本公开专利 11-40850 号中公布的以氮化物为基础的半导体发光器件的示意性横截面图。这个以氮化物为基础的半导体发光器件包括一个 n 型中间层 702；一个 n 型的、用于缓和应变的超晶格层 703；一个 n 型高载体浓度层 704；一个多个量子井的发光层 705；一个 p 型的包覆金属层 706；依次堆积在 n 型 Si 基片 701 的前端表面上的一个 p 型接触层 707 和
30 一个透光电极 709。另外，该发光器件还包括在基片 701 的后端表面上形成的一个电极 708。即：p 型电极 709 作在导电 Si 基片 701 的前端，而 n 型电极

708 作在后端。

在日本公开专利 11-40850 号中所述的发光器件中，n 型 Si 基片 701 上的中间层 702 由掺入 Si 的 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{N}:\text{Si}$ 制成。然而，与发光器件结构内的 n 型 Si 基片 701 和 n 型 GaN 层 704 比较，这个 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{N}:\text{Si}$ 中间层 702 5 的电阻率大。这样，当将电流从基片 701 的二个侧面上的电极 708、709 导入发光层 705 中时，在中间层 702 上产生电压降，导致发光器件的工作电压增高。

发明内容

10 考虑到上述先前技术的问题，本发明的目的是要减小电流导入电极作在导电基片的二个主要表面上的、以氮化物为基础的半导体发光器件的工作电压。

根据本发明，一种以氮化物为基础的半导体发光器件包括：具有第一和第二个主要表面的一个导电的半导体基片；在所述基片的第一个主要表面上 15 形成的高电阻率或绝缘的中间层；在所述中间层上形成的多个 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 的氮化物半导体层；所述多个氮化物半导体层包括依次堆积在所述中间层上的至少一个第一种导电型的层，一个发光层和至少一个第二种导电型的层；穿过所述中间层或围绕所述中间层迂回的，用以将和所述中间层接触的所述第一种导电型的层与所述导电基片连 20 接的金属薄膜；在所述第二种导电型层上形成的第一个电极；和在所述基片的第二个主要表面上形成的第二个电极；利用所述金属薄膜可避免在所述中间层中的电压降，以降低工作电压。

$\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 也可用于制造中间层。最好中间层的厚度至少为 10 纳米。

25 最好，所述金属薄膜与所述导电基片为电阻性接触，并且，所述第一种导电型层与所述中间层接触。所述金属薄膜的熔点高于 900°C 。从由 Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf, Ta 和 W 组成的组中选择的至少一种金属用于制造所述金属薄膜。

以氮化物为基础的半导体发光器件还包括一个介电薄膜，用于防止所述 30 金属薄膜与所述发光层和所述第二种导电型层接触。将从由 SiO_2 , Si_3N_4 , Sc_2O_3 , Zr_2O_3 , Y_2O_3 , Gd_2O_3 , La_2O_3 , Ta_2O_5 , ZrO_2 , LaAlO_3 , ZrTiO_4 和 HfO_2 组成的

组中选择的至少一种材料用于制造所述介电薄膜。

所述金属薄膜制成条状图形，并且，所述金属薄膜条的排列间隔在 1~500 微米范围内。所述金属薄膜条沿着一个方向或沿着至少二个不同方向形成。

- 5 所述发光层在宽度至少为 1 微米的、作在所述基片上的一个分隔条所分隔的区域上形成。利用介电薄膜作为所述分隔条。将从由 SiO_2 、 Si_3N_4 、 Sc_2O_3 、 Zr_2O_3 、 Y_2O_3 、 Gd_2O_3 、 La_2O_3 、 Ta_2O_5 、 ZrO_2 、 LaAlO_3 、 ZrTiO_4 和 HfO_2 组成的组中选择的至少一种材料用于制造所述介电薄膜。另一种方案是将从由 Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf、Ta 和 W 组成的组中选择至少一种金属用于制造
- 10 所述分隔条。

使用含有掺杂剂的 Si, ZnO 或 GaP 制造所述导电的半导体基片。

- 一种制造以氮化物为基础的半导体发光器件的方法，该方法包括下列步骤：在薄膜沉积系统中，在所述导电的半导体基片上形成至少所述的中间层；在暂时地取出所述至少是中间层作在所述基片上的晶片，放至大气中以后，
- 15 形成穿过所述中间层的一个开口部分；在所述开口部分中形成所述的金属薄膜；和在将所述晶片放回所述薄膜沉积系统中以后，形成所述多个氮化物半导体层。

- 另外以氮化物为基础的半导体发光器件的方法，该方法包括下列步骤：在所述基片上形成所述由介电薄膜制成的分隔条；形成所述的中间层；形成
- 20 所述的多个氮化物半导体层；除去所述分隔条；形成用于防止所述发光层和所述第二种导电型层与所述金属薄膜接触的绝缘薄膜；和形成通过所述中间层的侧表面、将所述第一种导电型层与所述导电基片连接的所述金属薄膜。

- 以氮化物为基础的半导体发光器件的方法可包括下列步骤：利用所述的中间层作为腐蚀停止层，通过第一次腐蚀除去所述导电基片的一个部分；通过
- 25 第二次腐蚀，除去经所述第一次腐蚀露出的所述中间层的一个部分；和形成通过经所述的第二次腐蚀部分地除去的所述中间层的区域，使所述第一种导电型层与所述导电基片连接的所述金属薄膜。

从下面结合附图对本发明的详细说明中，将可以更清楚地了解本发明的上述和其他目的，特点、方面和优点。

30

附图说明

图 1A~1C 和 2A~2B 为表示根据本发明的第一个实施例的发光二极管的制造工序的示意性横截面图；

图 3A~3C 和图 4 为表示根据本发明的第二个实施例的发光二极管的制造工序的示意性横截面图；

5 图 5A~5D 为表示可以代替图 3A~3C 所示的工序的制造工序的示意性横截面图；

图 6A~6C 和图 7A~7B 为表示根据本发明的第三个实施例的发光二极管的制造工序的示意性横截面图；

10 图 8A~8B 和图 9A~9B 为表示根据本发明的第 4 个实施例的发光二极管的制造工序的示意性横截面图；

图 10~10B 和图 11A~11B 为表示根据本发明的第 5 个实施例的发光二极管的制造工序的示意性横截面图；

图 12 为表示相应的实施例中的发光二极管的工作电压与电流关系的特性的图；

15 图 13 为表示通常的发光二极管的示意性横截面图。

具体实施方式

第一个实施例

20 图 1A~1C 和图 2A~2B 为表示根据本发明的第一个实施例的、以氮化物为基础的半导体发光器件的制造工序的示意性横截面图。这里，为了附图清楚和简单起见，厚度、宽度和其它尺寸关系作了适当改变，因此附图不是按比例绘制的。

25 参见图 1A，使用利用 5% 氟化氢(HF)的水溶液清洁的 n 型 Si 基片 101。Si 基片具有由结晶平面{111}构成的一个主要表面。在金属有机化学蒸气沉积(MOCVD)系统中，Si 基片 101 安装在一个基座上，并在 H₂ 氛围中，在 1100℃ 下进行烘烤。以后，在相同的基片温度下和使用 H₂ 作为载体气体，利用三甲基铝(TMA)和氨(NH₃)形成厚度至少为 10 纳米(nm)的 AlN 中间层 102；和利用三甲镓(TMg)和 NH₃ 形成厚度为 500 纳米的 n 型 GaN 层 103。

30 接着，将图 1A 所示的晶片取出至大气中。如图 1B 所示，利用光刻法作出与 Si 基片 101 的结晶<1-10>方向平行的用于形成金属薄膜的沟槽。这时，利用活性离子腐蚀法(RIE)形成深度达到 Si 基片 101 的沟槽。

以后,如图1C所示,利用溅镀法等,在该沟槽上形成厚度为800纳米的钨(W)薄膜104。在钨薄膜104上形成厚度为4纳米的 SiO_2 薄膜105,用以防止金属薄膜与发光器件中包括的活性层和p型半导体层短路。钨薄膜104和 SiO_2 薄膜105的总厚度比从n型GaN层103的表面至由RIE法形成的沟槽底部的深度大。沟槽的宽度为150微米(μm),沟槽之间的间隔为200微米。

另外,在图2A中,在MOCVD系统,再次将基片温度快速升高至1100 $^{\circ}\text{C}$,并利用TMG和 NH_3 形成厚度为300纳米的n型GaN层106。这时,使n型GaN层106沉积至厚度足以覆盖在沟槽上面形成的 SiO_2 薄膜105的边缘部分。此后,在基片温度为750 $^{\circ}\text{C}$ 下,利用三甲基铟(TMI),TMG和 NH_3 形成一个MQW(多个量子井)活性层107。该活性层107具有一个堆积在另一个上的四对 $\text{In}_{0.08}\text{Ga}_{0.92}\text{N}$ 井层和GaN壁垒层。其次,在1100 $^{\circ}\text{C}$ 的基片温度下,利用TMG, NH_3 和环戊二烯基镁(Cp_2Mg)作为掺杂剂,形成掺有Mg的p型 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{N}$ 包覆层108。接着,在同样的基片温度下,利用TMG, NH_3 和 Cp_2Mg 形成掺入Mg的p型GaN接触层109。

其次,将图2A所示的晶片取出至大气中,并且如图2B所示,利用蒸气作用,在p型GaN接触层109上形成Pd制的透光电极110和Au垫片电极111。另外,利用蒸气作用,在Si基片101的后端侧面形成一个n型电极112。以后,形成一个 SiO_2 介电薄膜(没有示出),以保护电极和覆盖多个半导体层。在图2B中,只表示了与晶片中的一个发光器件芯片相适应的区域。

以后,利用划割或切割装置,将晶片分割成单独的、以氮化物为基础的半导体发光器件的芯片。每一个芯片都是矩形形状,其一个侧面与上述的<1-10>方向平行地穿过上述沟槽,而另一个侧面则与该沟槽垂直。

图12为表示以氮化物为基础的半导体发光器件中的工作电压和电流的关系的特性(以后也称为“电流对工作电压特性”)的图。在这个图中,曲线61表示根据日本公开专利11-40850号的发光器件的特性。曲线62表示根据第一个实施例的发光器件的特性。

从图12可看出,第一个实施例的发光器件工作电压比通常情况的要低,并且电流对工作电压特性改善。在通常情况下,当电极在Si基的两个侧面上形成时,从发光器件外面导入的电流必需通过电阻率高的中间层。然而,采用第一个实施例的发光器件时,从外部导入的电流可通过金属薄膜,而不通过中间层,这样就可避免由于电阻大的中间层造成的电压降,可使工作电压

降低。

如通常已知的那样，当互相接触的 W 和 Si 在高温下进行热处理时，则在界面上会产生硅化物 WSi_2 。当在高温下处理时，作为 LSI(大规模集成电路)中的互相连接材料的硅化物具有较高的电阻率。在第一个实施例中，与 Si
5 基片 101 接触的 W 薄膜 104 暴露在高温下，因此，至少在其界面上可能产生硅化物。然而，与 LSI 的大小比较，发光器件的大小足够大，因此，硅化物的电阻率几乎对发光器件的工作电压没有影响。

在第一个实施例中，W 薄膜条 104 之间的间隔为 200 微米(μm)。然而，进一步研究的结果确认，如果 W 薄膜条的间隔至少为 10 微米，则可以形成
10 具有第一个实施例结构和实际上能够发光的发光器件。

第二个实施例

图 3A~3C 和图 4 为表示根据本发明的第二个实施例的、以氮化物为基础的半导体发光器件的制造工序的示意性横截面图。在图 3A 中，在 MOCVD 系统中，用 5% HF 水溶液清洁的 {111} Si 基片 201 安装在一个基座上，并在
15 H_2 氛围中，在 1100°C 下进行烘烤。以后，在相同的基片温度下，利用 H_2 作为载体气体，使用 TMA 和 NH_3 形成厚度至少为 10 纳米的 AlN 中间层 202；并利用 TMG 和 NH_3 形成一个厚度为 500 纳米的 n 型 GaN 层 203。以后，将图 3A 所示的晶片取出至大气中。为了腐蚀金属薄膜与基片 201 接触的区域，形成一个与 Si 基片的 $\langle 1-10 \rangle$ 方向平行的 SiO_2 掩膜条(没有示出)。

20 以后，如图 3B 所示，利用 NH_3 、HF 和 CH_3COOH 的混合溶液，通过腐蚀至达到 Si 基片 201 的深度，形成一个沟槽。

接着，如图 3C 所示，利用溅镀等方法，形成厚度为 800 纳米的 W 薄膜 204，并在其上形成厚度为 4 纳米的 SiO_2 薄膜 205。这时，W 薄膜 204 的厚度比从 n 型 GaN 层 203 的表面至由 RIE 法形成的沟槽底部的深度大。沟槽
25 宽度为 1 微米(μm)，沟槽之间的间隔为 5 微米。

以后，在图 4 中，在 MOCVD 系统中，再次将基片温度快速地升高至 1100°C 。利用 TMG 和 NH_3 形成厚度为 4 微米(μm)的 n 型 GaN 层 206。这时，使 n 型 GaN 层 206 沉积至厚度完全覆盖 SiO_2 薄膜 205。接着，在 750°C 的基片温度下，利用 TMI、TMG 和 NH_3 形成包括 4 对 $\text{In}_{0.08}\text{Ga}_{0.92}\text{N}$ 井的层和 GaN
30 壁垒层的 MQW 活性层 207。其次，在 1100°C 的基片温度下，利用 TMG、 NH_3 和 Cp_2Mg 作为掺杂剂，形成掺入 Mg 的 p 型 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{N}$ 的包覆层 208。接

着,在同样的基片温度下,利用TMG、 NH_3 和 Cp_2Mg 形成掺入Mg的p型GaN接触层209。

以后,将晶片取出至大气中,并利用蒸气作用,依次形成Pd透光电极210和Au垫片电极211;并且利用蒸气作用在Si基片210的后端侧面上形成n型电极212。其次,形成一个 SiO_2 介电薄膜(没有示出),以保护电极和覆盖多个半导体层。

然后,利用划割或切割装置,将晶片分割成单独的矩形的、以氮化物为基础的半导体发光器件芯片。每一个芯片的一个侧面与Si基片的<1-10>方向平行,而另一个侧面与该方向垂直。

在图12中,曲线63表示第二个实施例的发光器件中的工作电压与电流的关系特性。如图12所示,第二个实施例的发光器件的电流对工作电压特性,与第一个实施例的特性(曲线62)比较有改善。这大概是因为,通过在金属薄膜204上形成厚的n型GaN层206,在活性层207附近的错位密度减小,使结晶性改善,因而可使第二个实施例的电流对工作电压特性比第一个实施例的该特性改善。

在第二个实施例中,W薄膜条204之间的间隔为5微米(μm)。然而,进一步的研究发现,如果W薄膜条的间隔至少为1微米和至多为10微米,则可以形成具有第二个实施例结构和实际上能发光的发光器件。

如图4所示的发光器件还可通过图5A~5D所示的制造工序,而不是图3A~3C所示的制造工序制造。根据图5A~5D所示的工序,如图5A所示,在用5%HF水溶液清洁的{111}Si基片201上,形成一个 SiO_2 掩膜条205。其次,如图5B所示,利用MOCVD法,形成AlN中间层202和在其上面的n型GaN层203。将图5B所示的晶片取出至大气中,并如图5C所示,通过除去 SiO_2 掩膜条205形成沟槽。然后,如图5D所示,利用光刻法,通过蒸发在该沟槽上形成一个W薄膜204,然后用溅镀法,在其上形成 SiO_2 薄膜205。然后,进行结合图4所述的工序,得到图4所示的发光器件。该发光器件的工作电压与电流的关系特性同样得到改善。

第3个实施例

图6A~6C和图7A~7B为表示根据本发明的第三个实施例的、以氮化物为基础的半导体发光器件的制造工序的示意性横截面图。在图6A中,在MOCVD系统中,将用5%HF水溶液清洁的{111}Si基片301安装在一个基

座上,并在 H_2 氛围中,在 $1100^\circ C$ 进行烘烤。此后,在同样的基片温度下,利用 H_2 作为载体气体,利用TMA和 NH_3 形成厚度至少为10纳米的AlN中间层302;和利用TMG与 NH_3 形成厚度为2微米(μm)的n型GaN层303。然后,在 $750^\circ C$ 的基片温度下,利用TMI,TMG和 NH_3 形成包括4对

- 5 $In_{0.08}Ga_{0.92}N$ 井的层和GaN壁垒层的MQW活性层304。其次,在 $1100^\circ C$ 的基片温度下,利用TMG, NH_3 和 Cp_2Mg 作为掺杂剂,形成掺入Mg的p型 $Al_{0.15}Ga_{0.85}N$ 的包覆层305。接着,在相同的基片温度下,利用TMG, NH_3 和 Cp_2Mg 形成掺入Mg的p型GaN接触层306。

- 以后,在基片的后端上形成一个 SiO_2 掩膜条(没有示出),以便在Si基片
10 301上形成一个开口部分。如图6B所示,当有掩膜时,利用 NH_3HF 和 CH_3COOH 的混合溶液腐蚀Si基片301,形成基片上的开口部分。与兰宝石基片或难以腐蚀的SiC基片相反,在AlN中间层302作为腐蚀停止层时,可以腐蚀Si基片301。然后,如图6C所示,利用RIE法腐蚀AlN中间层302。

- 接着,如图7A所示,利用蒸发方法形成按Ti和Al次序堆积的Ti和Al
15 分层薄膜作为与导电的Si基片301,AlN中间层302和n型GaN层303接触的n型电极307。

- 然后,如图7B所示,在p型GaN接触层306上形成Pd透光电极308,和在其上形成Au垫片电极309。还形成了一个 SiO_2 介电薄膜(没有示出),以保护电极和覆盖多个半导体层。以后,利用划割或切割装置,将晶片分割成
20 单独的以氮化物为基础的半导体发光器件芯片。

- 在图12中,曲线64表示第三个实施例的发光器件的工作电压和电流的关系特性。如图12所示,与第一个实施例(曲线62)和第二个实施例(曲线63)比较,第三个实施例的发光器件的电流对工作电压特性进一步改善。即:在第三个实施例的发光器件中,金属薄膜307不但可以避免中间层302的高电
25 阻率,而且可以避免Si基片301的电阻率,使发光器件的电阻率大大减小,因此与第一和第二个实施例比较,工作电压可进一步降低。

第4个实施例

- 图8A~8B和图9A~9B为表示根据本发明的第4个实施例的、以氮化物为基础的半导体发光器件的制造工序的示意性横截面图。在图8A中,在
30 MOCVD系统中,用5%HF水溶液清洁的{111}Si基片401安装在一个基座上,并在 H_2 氛围中,在 $1100^\circ C$ 下进行烘烤。以后,利用 H_2 作为载体气体,

在同样的基片温度下, 利用 TMA 和 NH_3 形成厚度至少为 10 纳米的 AlN 中间层 402; 并利用 TMG 和 NH_3 形成厚度为 2 微米(μm)的 n 型 GaN 层 403。然后, 在 750°C 的基片温度下, 利用 TMI, TMG 和 NH_3 形成包括 4 对 $\text{In}_{0.08}\text{Ga}_{0.92}\text{N}$ 井的层和 GaN 壁垒层的 MQW 活性层 404。其次, 在 1100°C 的基片温度下, 利用 TMG, NH_3 和 Cp_2Mg 作为掺杂剂, 形成掺入 Mg 的 p 型 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{N}$ 的包覆层 405。接着, 在相同的基片温度下, 利用 TMG, NH_3 和 Cp_2Mg 形成掺入 Mg 的 p 型 GaN 接触层 406。

然后, 将如图 8A 所示的晶片取出至大气中, 并且如图 8B 所示, 利用 RIE 法, 形成从 p 型 GaN 接触层 406 达到 n 型 GaN 层 403 的沟槽。这时, 为了更容易地分割发光器件芯片起见, 沟槽之间的间隔设定为 200 微米。图 8B 表示相应于只有一个由沟槽限定的发光器件芯片的区域。

然后, 如图 9A 所示, 形成 SiO_2 薄膜 407。其次, 利用光刻法, 形成从 n 型 GaN 层 403 的露出的表面达到 Si 基片 401 的沟槽。形成金属薄膜 408, 将 n 型 GaN 层 403 与导电的 Si 基片 401 连接起来。这里, SiO_2 薄膜 407 用于防止金属薄膜 408 与活性层 404 和 p 型层 405 及 406 接触。然后, 再通过蒸发, 使 Ti/Al 分层薄膜沉积形成一个 n 型电极 409。

以后, 如图 9B 所示, 形成 Pd 透光电极 410 和在其上的 Au 垫片电极 411。其次, 形成 SiO_2 介电薄膜(没有示出), 以保护电极和覆盖多个半导体层。然后, 利用划割或切割装置, 将晶片分割成单独的、以氮化物为基础的半导体发光器件芯片。

根据第 4 个实施例的发光器件的工作电压与电流的关系特性与图 12 中曲线 62 所示的第一个实施例的该特性相同。在第 4 个实施例中, 沟槽之间的间隔设定为 200 微米。然而, 通过将沟槽间隔改变至(例如)300 微米或 400 微米, 可以改变发光器件芯片的尺寸。

第 5 个实施例

图 10A~10B 和图 11A~11B 为表示根据本发明的第 5 个实施例的、以氮化物为基础的半导体发光器件的制造工序的示意性横截面图。如图 10A 所示, 为了在用 5% HF 水溶液清洁的 {111} Si 基片 501 上的一个 200 微米的方形区域内形成发光器件, 利用光刻法和溅镀法形成彼此垂直交叉的 SiO_2 的间隔条 502。这时, SiO_2 条的间隔为 200 微米, 条的宽度为 5 微米。图 10A 表示只与一个发光器件芯片相应的区域。

在图 10B 中,在清洁了图 10A 的晶片以后,在 MOCVD 装置中将该晶片安装在一个基座上,并在 H_2 氛围中,在 $1100^\circ C$ 下进行烘烤。以后,利用 H_2 作为载体气体,在相同的基片温度下,利用 TMA 和 NH_3 形成厚度至少为 10 纳米的 AlN 中间层 503;并利用 TMG 和 NH_3 形成厚度为 2 微米(μm)的 n 型 GaN 层 504。然后,在 $750^\circ C$ 的基片温度下,利用 TMI, TMG 和 NH_3 形成包括 4 对 $In_{0.08}Ga_{0.92}N$ 井的层和 GaN 壁垒层的 MQW 活性层 505。其次,在 $1100^\circ C$ 的基片温度下,利用 TMG, NH_3 和 Cp_2Mg 作为掺杂剂,形成掺入 Mg 的 p 型 $Al_{0.15}Ga_{0.85}N$ 包覆层 506。接着,在同样的基片温度下,利用 TMG, NH_3 和 Cp_2Mg 形成掺入 Mg 的 p 型 GaN 接触层 507。然后,将晶片取出至大气中,并用 5% HF 水溶液等除去 SiO_2 分隔条 502。

以后,如图 11A 所示,利用光刻法和 RIE 法除去氮化物半导体层 504~507 的部分,并利用溅镀法形成 SiO_2 薄膜 508。

然后,如图 11B 所示,为了使 n 型 GaN 层 504 与导电的 Si 基片 501 连接,利用光刻法和蒸气作用形成 Ti/Al 堆积层的金属薄膜 509。这里, SiO_2 薄膜 508 用于防止金属薄膜 509 与活性层 505 和 p 型层 506 及 507 接触。然后,再形成 Pd 透光电极 510 和 Au 垫片电极 511。在 Si 基片 501 的后端侧面上形成 n 型电极 512。

其次,形成一个 SiO_2 介电薄膜(没有示出),以保护电极和覆盖多个半导体层。然后,利用划割或切割装置,将晶片分割成单独的以氮化物为基础的半导体发光器件的芯片。根据第 5 个实施例的发光器件的工作电压与电流的关系特性,与图 12 中的曲线 62 所示的第一个实施例的该特性相同。

在第 5 个实施例中,利用 SiO_2 形成分隔条 502。然而,该分隔条可由从下列材料组成的组中选择的至少一种介电材料制成: Si_3N_4 , Sc_2O_3 , Zr_2O_3 , Y_2O_3 , Gd_2O_3 , La_2O_3 , Ta_2O_5 , ZrO_2 , $LaAlO_3$, $ZrTiO_4$ 和 HfO_2 ; 或由下列元素组成的组中选择的至少一种金属制成: Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf 和 Ta 及 W。分隔条也可用上述的介电材料和金属二者制成。

在第一和第二个实施例中,利用 W 作为金属薄膜 104, 204。这是因为 W 的熔点比 GaN 层的生长温度高得多,因此,即使在形成金属薄膜以后, $Al_xB_yIn_zGa_{1-x-y-z}N(0 < x \leq 1, 0 \leq y \leq 1, 0 \leq z \leq 1, x+y+z=1)$ 层生长,金属薄膜也不大可能受热的影响。进一步研究的结果发现,只需选择熔点比 $900^\circ C$ 高的金属就可以,因为这个熔点比 GaN 层的生长温度高。因此,不必限于 W,金

属薄膜可由从 Sc, Ti, V, Cr, Mn, Cu, Y, Nb, Mo, Ru, Hf 和 Ta 组成的组中选择至少一种金属制成。

在第一和第二个实施例中, 利用 SiO_2 形成在金属薄膜 104、204 上的介电薄膜。另一种方案是, 可以利用从 Si_3N_4 , Sc_2O_3 , Zr_2O_3 , Y_2O_3 , Gd_2O_3 , La_2O_3 , 5 Ta_2O_5 , ZrO_2 , LaAlO_3 , ZrTiO_4 和 HfO_2 组成的组中选择的至少一种材料。

在第一和第二个实施例中, 利用 AlN 形成中间层 102、202。可以不用 AlN , 而采用 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 的 DBR (分布式 Bragg 反射) 层; 或也可以采用 AlN 层和 DBR 层二者。

在第 3、第 4 和第 5 个实施例中, 在形成氮化物半导体层时, 金属薄膜 10 307、408 和 509 不暴露在如在第一和第二个实施例那样的高温下。因此, 不需要采用熔点至少为 900°C 这么高的金属。因此, 金属或含有与导电的 Si 基片和 n 型 GaN 层的电阻性接触的金属的化合物就足够了。

在第 1 至第 5 个实施例中, 活性层 107、207、304、404、505 可以包括一个或多个量子井层。这些层可以是不掺入 Si、As 或 P 的, 或掺入 Si, As 15 或 P 的。在多个量子井层内的这些井层和壁垒层只能用 InGaN 制成, 或使用 InGaN 和 GaN 二者制成。

在第 1 至第 5 个实施例中, 利用 $\{111\}$ Si 基片作为导电的半导体基片 101、201、301、401、501。使用 $\{100\}$ Si 基片或主要表面的指向稍微对 $\{111\}$ 平面或 $\{100\}$ 平面倾斜的 Si 基片, 可以得到同样的效果。还可以采用其他的导电 20 基片, 例如 ZnO 基片和 GaP 基片。

在第 1~第 5 个实施例中, 利用 AlN 形成中间层 102、202、302、402、503。使用 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 也可以得到同样的效果。

在第 1~第 4 个实施例中, 形成一些沟槽, 每一个沟槽都作为形成与中间层接触的 $\text{Al}_x\text{B}_y\text{In}_z\text{Ga}_{1-x-y-z}\text{N}$ ($0 < x \leq 1, 0 \leq y < 1, 0 \leq z \leq 1, x+y+z=1$) 层与导电基片连接的金属薄膜的一个区域。不需要沿着一个方向形成沟槽。沟槽也可以 25 至少沿着二个不同方向形成。

如上所述, 根据本发明, 可以减小导入电流的电极作在基片的二个主要表面上的、以氮化物为基础的半导体发光器件的工作电压。

30 虽然, 详细地说明了本发明, 但很清楚, 这些说明只是示例性的, 不是对本发明的限制。本发明的精神和范围只由所附的权利要求书限制。




图 1A




图 1B




图 1C




图 2A




图 2B




图 3A




图 3B




图 3C




图 4




图 5A




图 5B




图 5C




图 5D




图 6A




图 6B




图 6C




图 7A




图 7B




图 8A




图 8B




图 9A




图 9B




图 10A




图 10B




图 11A




图 11B




图 12




图 13